Houve uma época em que os computadores eram tão gigantescos que, para instalá-los, facilmente era necessário um espaço de sala. Mas hoje eles estão tão evoluídos que podemos até carregá-los facilmente como cadernos. A inovação que tornou isso possível foi o conceito de Circuitos Integrados. No Circuitos integrados , um grande número de ativos e elementos passivos junto com suas interconexões são desenvolvidas sobre uma pequena pastilha de silício tipicamente de 50 por 50 mils de seção transversal. Os processos básicos seguidos para a produção de tais circuitos incluem crescimento epitaxial, difusão de impurezas mascaradas, crescimento de óxido e corrosão de óxido, usando fotolitografia para fazer o padrão.
Os componentes sobre o wafer incluem resistores, transistores, diodos, capacitores, etc ... O elemento mais complicado de fabricar sobre ICs são os transistores. Os transistores são de vários tipos como CMOS, BJT, FET. Nós escolhemos o tipo de tecnologia de transistor a ser implementado em um IC com base nos requisitos. Neste artigo, vamos nos familiarizar com o conceito de Fabricação CMOS (ou) fabricação de transistores como CMOS.
Fabricação CMOS
Para menos necessidade de dissipação de energia Tecnologia CMOS é usado para implementar transistores. Se precisarmos de um circuito mais rápido, os transistores são implementados ao longo IC usando BJT . Fabricação de Transistores CMOS como ICs podem ser feitos em três métodos diferentes.
A tecnologia N-well / P-well, em que a difusão do tipo n é feita sobre um substrato do tipo p ou a difusão do tipo p é feita sobre o substrato do tipo n, respectivamente.
O Tecnologia de poço duplo , Onde NMOS e transistor PMOS são desenvolvidos sobre o wafer por difusão simultânea sobre uma base de crescimento epitaxial, em vez de um substrato.
O processo de silício no isolador, em que em vez de usar silício como substrato, um material isolante é usado para melhorar a velocidade e a suscetibilidade de travamento.
Tecnologia N- well / P- well
CMOS pode ser obtido integrando ambos Transistores NMOS e PMOS sobre o mesmo wafer de silício. Na tecnologia de poços N, um poço do tipo n é difundido em um substrato do tipo p, enquanto que no poço P é o contrário.
Etapas de fabricação de CMOS
O Processo de fabricação CMOS fluxo é conduzido usando vinte etapas básicas de fabricação enquanto é fabricado usando a tecnologia N-well / P-well.
Criação de CMOS usando N bem
Passo 1: Primeiro, escolhemos um substrato como base para a fabricação. Para N-well, um substrato de silício tipo P é selecionado.
Substrato
Etapa 2 - Oxidação: A difusão seletiva de impurezas do tipo n é realizada usando SiO2 como uma barreira que protege porções do wafer contra a contaminação do substrato. SiOdoisé estabelecido pelo processo de oxidação feito expondo o substrato a oxigênio e hidrogênio de alta qualidade em uma câmara de oxidação em aproximadamente 10000c
Oxidação
Etapa 3 - Crescimento do fotorresiste: Nesta fase, para permitir o ataque seletivo, a camada de SiO2 é submetida ao processo de fotolitografia. Nesse processo, o wafer é revestido com um filme uniforme de uma emulsão fotossensível.
Crescimento de fotorresiste
Etapa 4 - Mascaramento: Esta etapa é a continuação do processo de fotolitografia. Nesta etapa, um padrão desejado de abertura é feito usando um estêncil. Este estêncil é usado como máscara sobre o fotorresiste. O substrato agora está exposto a raios UV o fotorresiste presente sob as regiões expostas da máscara é polimerizado.
Mascaramento de fotorresiste
Etapa 5 - Remoção de fotorresiste não exposto: A máscara é removida e a região não exposta do fotorresiste é dissolvida pelo desenvolvimento do wafer usando um produto químico como o tricloroetileno.
Remoção de fotorresiste
Etapa 6 - Gravura: O wafer é imerso em uma solução de ácido fluorídrico, que remove o óxido das áreas através das quais os dopantes devem ser difundidos.
Gravura de SiO2
Etapa 7 - Remoção de toda a camada fotorresistente: Durante o processo de gravação , as porções de SiO2 que são protegidas pela camada fotorresiste não são afetadas. A máscara fotorresistente agora é removida com um solvente químico (H2SO4 quente).
Remoção da camada fotorresistente
Etapa 8 - Formação de N-well: As impurezas do tipo n são difundidas no substrato do tipo p através da região exposta, formando assim um poço N.
Formação de N-well
Etapa 9 - Remoção de SiO2: A camada de SiO2 é agora removida usando ácido fluorídrico.
Remoção de SiO2
Etapa 10 - Deposição de polissilício: O desalinhamento do portão de um Transistor CMOS levaria à capacitância indesejada que poderia danificar o circuito. Portanto, para evitar este 'processo de porta autoalinhado' é preferível onde as regiões de porta são formadas antes da formação da fonte e drenagem usando implantação de íons.
Deposição de polissilício
Polissilício é usado para a formação da porta porque pode suportar altas temperaturas superiores a 8.0000c quando um wafer é submetido a métodos de recozimento para formação de fonte e dreno. O polissilício é depositado usando Processo de Deposição Química sobre uma fina camada de óxido de porta. Este óxido de porta fina sob a camada de polissilício evita mais dopagem sob a região da porta.
Etapa 11 - Formação da região do portão: Exceto as duas regiões necessárias para a formação do portão para Transistores NMOS e PMOS a porção restante do polissilício é removida.
Formação da região do portão
Etapa 12 - Processo de oxidação: Uma camada de oxidação é depositada sobre o wafer que atua como um escudo para processos de difusão e metalização .
Processo de Oxidação
Etapa 13 - Mascaramento e difusão: Para fazer regiões para difusão de impurezas do tipo n usando o processo de mascaramento, pequenas lacunas são feitas.
Mascaramento
Usando o processo de difusão, três regiões n + são desenvolvidas para a formação de terminais de NMOS.
N-difusão
Etapa 14 - Remoção de óxido: A camada de óxido é removida.
Remoção de óxido
Etapa 15 - Difusão de tipo P: Semelhante à difusão do tipo n para formar os terminais da difusão do tipo p do PMOS são realizadas.
Difusão Tipo P
Etapa 16 - Colocação de óxido de campo espesso: Antes de formar os terminais de metal, um óxido de campo espesso é colocado para formar uma camada protetora para as regiões do wafer onde nenhum terminal é necessário.
Camada de óxido de campo espesso
Etapa 17 - Metalização: Esta etapa é usada para a formação de terminais de metal que podem fornecer interconexões. O alumínio é espalhado em todo o wafer.
Metalização
Etapa 18 - Remoção do excesso de metal: O excesso de metal é removido do wafer.
Etapa 19 - Formação dos terminais: Nas lacunas formadas após a remoção do excesso de metal, terminais são formados para as interligações.
Formação de Terminais
Etapa 20 - Atribuição de nomes de terminais: Os nomes são atribuídos aos terminais de Transistores NMOS e PMOS .
Atribuição de nomes de terminais
Criação de CMOS usando a tecnologia P well
O processo p-well é semelhante ao processo N well, exceto que aqui o substrato do tipo n é usado e as difusões do tipo p são realizadas. Normalmente, por simplicidade, o processo N bem é preferido.
Fabricação de tubo duplo de CMOS
Usando o processo de tubo duplo, pode-se controlar o ganho de dispositivos do tipo P e N. Várias etapas envolvidas no fabricação de CMOS usando o método de tubo duplo são como segue
- Um substrato do tipo n ou p levemente dopado é obtido e a camada epitaxial é usada. A camada epitaxial protege o problema de travamento no chip.
- As camadas de silício de alta pureza com espessura medida e concentração exata de dopante são crescidas.
- Formação de tubos para poço P e N.
- Construção de óxido fino para proteção contra contaminação durante os processos de difusão.
- Fonte e dreno são formados usando métodos de implantação de íons.
- Os cortes são feitos para fazer porções para contatos de metal.
- A metalização é feita para desenhar contatos de metal
Layout de CMOS IC
A visão superior de para CMOS fabricação e layout é dada. Aqui, vários contatos de metal e difusões de N poços podem ser vistos claramente.
Layout de CMOS IC
Portanto, isso é tudo sobre Técnicas de fabricação CMOS . Vamos considerar um wafer de 1 polegada quadrada dividido em 400 chips de área superficial de 50 mil por 50 mils. É necessária uma área de 50 mil2 para fabricar um transistor. Portanto, cada IC contém 2 transistores, portanto, há 2 x 400 = 800 transistores construídos em cada wafer. Se 10 wafers são processados em cada lote, 8.000 transistores podem ser fabricados simultaneamente. Quais são os vários componentes que você observou em um IC?
